Xilinx ISE２ テクニカルメモ

Xilinx Spartan-6 FPGA SP601 評価キットでのプロジェクトの作成の際、気づいた点をまとめます。

◎開発環境　
　・WindowsVISTA Home Premium 64bit RAM:4GB
　・ISE Project Navigator 11.3
1.ISE（本体）
　*）不明事項
　　　①VHDL/VerilogHDLモジュールをシンボル化後に、Schematicモジュール編集時、シンボルリストに追加されるタイミング（ああでもない、こうでもないと、いろいろもがいている内に、リストに追加されているといった状況）
　　　②New Source/IP(CORE Generator & ....)で追加したモジュールをどのようにして利用するのか？（Schematicモジュールの編集で・・）

2.PlanAhead（Mapping)
　1）ピン定義
　　　①同一Bankで異なるI/O Standerdは設定できない。？？
　　　　　※出来る場合もある？？
　*）エラー対処
　　　①ログファイルパーミッションエラーで起動不能になった場合。
　　　　・タスクマネージャ（Windows）でプロセス「_xilinxupdate.exe」を終了させる。
3.iMPACT(Device Programming)

4.FMC-LPC コネクタ のピンアサインについて（疑問）
　LPC2388とのデータインターフェース（16ビット）を試している時、ビット６とビット７の交差が認められた。次の２つの可能性があると思われる。
　・FMC-LPC コネクタ H-25ピンにLA21_Nが、H-26ピンにLA21_Pが誤配線されている。
　・SP601ハードウエア　ユーザー　ガイドの　UCF　配置定義
　　　　　NET "FMC_LA21_N" LOC = "V4";
　　　　　NET "FMC_LA21_P" LOC = "T4";　
　　の誤記載。（V4とT4が入れ替わっている） ・・・2009/11/17 追加